_WELCOMETO Radioland

Top50  











.




.








.














> >

: 2/12

Schema, kurioje galimi tik du stabilūs būviai, naudojama kaip atminties ląstelė vieno bito informacijai saugoti. Tokia atminties ląstelė dar nėra trigeris, nes jos įėjimai, tranzistorių bazės, tiesiogiai susieti su išėjimais tranzistorių kolektoriais. Trigeriuose įėjimai ir išėjimai turi būti atskirti.

Dviejų būvių atminties ląstelės loginę schemą sudaro tik du loginiai elementai. 5 paveikslo schemoje nesunku įžiūrėti du inverterius. Kiekvieno inverterio išėjimas sujungtas su kito inverterio įėjimu tai ir parodyta atminties ląstelės loginėje schemoje 6 paveiksle.

 

 

BAZINIAI TRIGERIAI IR JŲ APRAŠYMAS

 

 

Loginis įtaisas, turintis du ir tik du stabilius būvius, ir du inversinius vienas kito atžvilgiu išėjimus, vadinamas trigeriu (angl. trigger šautuvo gaidukas). Kiekvieno ir sudėtingo, ir paprasto trigerio pagrindą sudaro vienas iš dviejų bazinių trigerių. Šiame skyriuje labai detaliai išnagrinėsime tų bazinių trigerių schemas ir jų aprašymo būdus. Tik labai gerai išsiaiškinę paprasčiausių trigerių veikimą, galėsime sėkmingai analizuoti sudėtingus trigerius ir trigerines schemas.

 

 

Bazinis SR trigeris

 

7 pav. Bazinio SR trigerio elektrinė principinė schema

Dviejų stabilių būvių atminties ląstelė tampa trigeriu, kai joje sudaromi atskirti vienas nuo kito įėjimai ir išėjimai. Jei į schemą 5 paveiksle lygiagrečiai kiekvienam tranzistoriui įjungsime dar po vieną tranzistorių, turintį bendrą kolektoriaus apkrovą su ankstesniuoju tranzistoriumi, gausime bazinio trigerio schemą, parodytą 7 paveiksle. Paprastai vienas tokio trigerio įėjimas vadinamas nustatymo, arba įrašymo, įėjimu (angl. set), kitas numetimo, arba ištrynimo, įėjimu (angl. reset). Pagal angliškųjų įėjimų pavadinimų pirmąsias raides S ir R šis trigeris vadinamas SR trigeriu.

Trigerių išėjimai paprastai žymimi raidėmis Q ir Q. Tiesioginiu trigerio išėjimu Q laikomas tas išėjimas, kuriame gaunamas įėjimo S signalas. Sakoma, kad trigeris yra nustatytas į loginio 1 būvį, arba įrašytas (set), kai išėjimo Q loginis lygis yra aukštas: Q = 1. Trigeris yra nustatytas į 0 būvį, arba ištrintas (reset), kai Q = 0.

Išnagrinėsime schemos, parodytos 7 paveiksle, veikimą. Tegul šios schemos įėjimas IN1 yra S įėjimas, o IN2 R. Kadangi schema simetriška, įėjimus galime pasirinkti laisvai, tačiau pasirinktų įėjimų signalus turi atitikti tik tam tikrų išėjimų signalai. Tarkime, kad signalai įėjimuose šitokie: S = 1, R = 0. Aukšta įėjimo IN1 įtampa atidaro tranzistorių VT1 ir, nepriklausomai nuo to, atviras ar uždaras VT2, sukuria žemą VT1 kolektoriaus įtampą. Šis žemas įtampos lygis uždaro tranzistorių VT3. Žemas įėjimo IN2 loginis lygis R = 0 uždaro tranzistorių VT4. Jei ir VT3 ir VT4 uždari, jų kolektoriaus potencialas lygus maitinimo šaltinio įtampai. Tai esti aukštas įtampos lygis, kuris atidaro tranzistorių VT2. Taigi įėjimų signalai S = 1 ir R = 0 atidaro VT1 ir VT2 bei uždaro VT3 ir VT4: nustato žemą įėjimo IŠ1 įtampos lygį ir aukštą išėjimo IŠ2 įtampos lygį. Pagal anksčiau suformuluotą taisyklę, kad išėjimas Q yra tas išėjimas, kuriame pakartojamas S įėjimo signalas, darome išvadą, kad SR trigeryje tiesioginis išėjimas Q yra išėjimas IŠ2, o inversinis išėjimas Q yra išėjimas IŠ1.

 

 

Išnagrinėkime atvejį, kai po loginių signalų S = 1 ir R = 0, atidariusių tranzistorius VT1 ir VT2 bei uždariusių tranzistorius VT3 ir VT4, į bazinio SR trigerio schemą paduodami signalai S = 0 ir R = 0. Nors žemas įėjimo S įtampos lygis ir uždaro tranzistorių VT1, jo kolektoriaus potencialas lieka žemas, nes VT2 yra atviras tai garantuoja aukšta uždarų tranzistorių VT3 ir VT4 kolektorių įtampa. Taip pat, jei įėjimo signalai S = 0 ir R = 0 patenka į trigerį po signalų S = 0 ir R = 1, tai tranzistoriai VT1 ir VT2 lieka uždari, o tranzistoriai VT3 ir VT4 atviri. Tad galime daryti išvadą, kad signalai S = 0 ir R = 0 nekeičia prieš tai buvusio trigerio būvio.

Liko neaptartas paskutinysis įėjimo signalų rinkinys: S = 1 ir R = 1. Kol šie signalai veikia, ir tranzistorius VT1, ir tranzistorius VT4 yra atviri, todėl išėjimuose Q ir Q gaunama žema įtampa. Nustojus veikti tiems įėjimo signalams, mažiausias įtampos ar srovės pokytis gali pervesti trigerį į vieną iš dviejų vienodai tikėtinų stabilių būvių: arba VT1 ir VT2 užsidaro, o VT3 ir VT4 lieka atviri, arba VT1 ir VT2 lieka atviri, o VT3 ir VT4 užsidaro. Signalų rinkinys S = 1 ir R = 1 yra šiam trigeriui draudžiamas, nes, pirma, kol šie signalai veikia, tol Q = Q = 0, o tai neatitinka trigerio apibrėžimo trigeris nustoja buvęs trigeriu. Antra, kai šie signalai baigiasi, trigeryje nusistovi atsitiktinis iš anksto nenuspėjamas būvis. Išskyrus kai kuriuos atvejus, tokia situacija nepriimtina nei trigeriuose, nei schemose su trigeriais.

Sudarysime SR trigerio loginę schemą. Nesunku pastebėti, kad 7 paveikslo schemą sudaro du loginiai elementai 2ARBA-NE su kryžminiais grįžtamaisiais ryšiais: kiekvieno loginio elemento išėjimas sujungtas su kito elemento įėjimu.

Trigerio tiesioginis išėjimas Q yra išėjimas to loginio elemento, į kurį ateina įėjimo signalas R. Inversinis trigerio išėjimas Q yra išėjimas to loginio elemento, į kurį ateina įėjimo signalas S. Taip sudaryta bazinio SR trigerio loginė schema parodyta 8 paveiksle.

8 pav. Bazinio SR

trigerio loginė schema

Pažymėsime, kad sudarytoji schema, kaip ir kiekviena loginė schema, veikia nepriklausomai nuo loginio elemento atmainos: TRTL, TTL, nMOP, KMOP ar kitos. Parinktoji logika tik apibrėžia trigerio parametrus: veikimo spartą, vartojamą galią, atsparumą trikdžiams ir panašiai. Kadangi įvairių loginių elementų principinių schemų atmainas ir jų savybes išsamiai nagrinėjome antrojoje knygos dalyje, trigerius ir trigerines schemas nagrinėsime tik sudarytų iš loginių elementų loginių schemų arba dar labiau apibendrintų funkcinių schemų lygmenyje. Pastarosios schemos sudaromos iš sudėtingesnių už loginius elementus funkcinių mazgų.

Aptarsime bazinio SR trigerio veikimą loginių elementų lygmenyje. Prieš tai prisiminkite, kad "stiprusis" signalas, vienareikšmiškai nustatantis būvį loginio elemento ARBA (taip pat ir loginio elemento ARBA-NE) išėjime, yra loginis vienetas arba aukštas įtampos lygis. Vadinasi, kai loginės schemos įėjimuose yra signalų rinkinys S = 1 ir R = 0, signalas S = 1 vienareikšmiškai nustato Q = 0. Signalai R = 0 ir Q = 0 savo ruožtu nustato Q = 1.

 

Įėjimo signalų rinkinys S = 1 ir R = 1 SR trigeriui yra draudžiamas, nes jis vienareikšmiškai nustato šio trigerio išėjimuose Q = Q = 0.

8 paveiksle parodytas bazinis SR trigeris dar vadinamas baziniu ARBA-NE trigeriu, šitaip pabrėžiant, kad jis yra sudarytas iš loginių elementų ARBA-NE (angl. basic S-R latch; S-R NOR latch arba NOR latch; čia pažymėsime, kad terminas trigger literatūroje anglų kalba beveik nevartojamas, elementarūs trigeriai dažniausiai vadinami latch spąstais, sudėtingesni trigeriai flip-flop).

Du bazinio SR trigerio įėjimo signalų rinkiniai SR = 10 ir SR = 01 vadinami aktyviaisiais, arba nustatančiaisiais. Rinkinys SR = 10 nustato trigerio būvį Q = 1, rinkinys SR = 01 būvį Q = 0. Įėjimo signalų rinkinys SR = 00 vadinamas pasyviuoju, arba neutraliuoju, nes nekeičia prieš tai buvusio trigerio būvio. Tą patį galime suformuluoti ir kitaip: tik vienetas yra aktyvusis bazinio trigerio ARBA-NE įėjimo signalas. S = 1 nustato trigerio būvį Q = 1, R = 1 būvį Q = 1. Įėjimo signalų rinkinys SR = 11 baziniam SR trigeriui yra draudžiamas.

10 pav. Grafinis

SR trigerio žymuo

Bazinio SR trigerio grafinis žymuo parodytas 10 paveiksle.

 

 

Bazinis ~S~R trigeris

 

Žinome, kad nMOP arba KMOP loginiai elementai ARBA-NE būna paprastesni už loginius elementus IR-NE. Todėl nMOP ir KMOP serijų mikroschemose paprastai naudojamas bazinis SR trigeris iš loginių elementų ARBA-NE. TTL serijose paprastesni loginiai elementai IR-NE, todėl TTL serijų mikroschemose dažniau naudojamas bazinis ~S~R, arba bazinis IR-NE, trigeris (basic ~S~R latch, ~S~R NAND latch, NAND latch).

9 pav. Bazinio ~S~R

trigerio loginė schema

Pritaikę de Morgano teoremą, 8 paveiksle parodytą SR trigerio loginę schemą galime pakeisti schema, sudaryta iš loginių elementų 2IR-NE (9 pav.). Po kintamųjų įėjime inversijos loginis elementas 2ARBA-NE vykdo loginę funkciją 2IR. Vadinasi, sudarius schemą iš loginių elementų 2IR-NE, inversija bus atliekama ne tik schemos įėjimuose, bet ir jos išėjimuose tai ir matyti 9 paveiksle.

Loginių elementų IR ir IR-NE įėjime "stiprusis" signalas, vienareikšmiškai nustatantis būvį loginio elemento išėjime, yra nulis. Tai reiškia, kad ~S~R trigerio būvį nustato aktyvieji įėjimo signalų rinkiniai ~S~R = 01 ir ~S~R = 10. Įėjimo signalas ~S = 0 (S = 1) nustato bazinio ~S~R trigerio būvį Q = 1, o signalas ~R = 0 (R = 1) būvį Q = 1. Rinkinys ~S~R = 11 yra pasyvusis, o ~S~R = 00 draudžiamas, nes tuomet Q = Q = 1.

11 pav. Grafinis ~S~R trigerio žymuo

 

Bazinio ~S~R trigerio žymuo parodytas 11 paveiksle.

Abu bazinio trigerio variantai pasižymi panašiomis, bet ne visiškai vienodomis savybėmis. Todėl analizuojant bet kurio sudėtingo trigerio ypatybes, pirmiausia reikia išsiaiškinti, koks bazinis trigeris yra to trigerio pagrindas.

 

 

 

 

 

Bazinių trigerių aprašymas

 

 

Trigerius galima aprašyti visaip. Vieni aprašymo būdai patogesni sprendžiant vieno tipo uždavinius, kiti kitokius. Šiame poskyryje išmoksime aprašyti bazinius trigerius beveik visais žinomais būdais ir aptarsime, kaip juos pasirinkti. Tai leis pasirinkti tinkamiausią sudėtingo trigerio ar trigerinės schemos aprašymo būdą.

 

Vėlinančiojo trigerio modelis

 

Realaus trigerio išėjimo signalas vėluoja įėjimo signalų atžvilgiu. Tai gerai matyti sudarius paprasčiausią vėlinančio trigerio modelį. Šiame modelyje visų šį trigerį sudarančių loginių elementų vėlinimas išreiškiamas vienu suminiu vėlinimo laiku Dt, kuriuo vėluoja pagrindinis trigerio išėjimo signalas Q.

 

12 pav. Vėlinančiojo SR trigerio modelis