Тригеры

            Schema, kurioje galimi tik du stabilūs būviai, naudojama kaip atminties ląstelė vieno bito infor­ma­ci­jai saugoti. Tokia atminties ląstelė dar nėra trigeris, nes jos įėjimai, tran­­zistorių bazės, tiesiogiai susieti su išėjimais – tran­­zistorių kolektoriais. Trigeriuose įėji­mai ir išėji­mai turi būti atskirti.

            Dviejų būvių atminties ląstelės loginę schemą sudaro tik du logi­niai ele­men­tai. 5 paveikslo sche­mo­je nesunku įžiūrėti du inverterius. Kiekvieno inver­te­rio išėji­mas su­jungtas su kito inverterio įėjimu – tai ir parodyta atminties ląstelės loginėje schemoje 6 pa­veiksle.

BAZINIAI  TRIGERIAI  IR  JŲ  APRAŠYMAS

            Loginis įtaisas, turintis du ir tik du stabilius būvius, ir du inversinius vienas kito atžvil­giu išėjimus, vadinamas trigeriu (angl. trigger – šautuvo gaidukas). Kiek­vie­no ir sudėtingo, ir paprasto trigerio pagrindą sudaro vienas iš dviejų bazinių trigerių. Šiame skyriuje labai detaliai išnagrinėsime tų bazinių trigerių schemas ir jų aprašymo būdus. Tik labai gerai išsiaiškinę paprasčiausių trigerių veiki­mą, galėsime sėkmingai analizuoti sudėtingus trigerius ir trigerines schemas.

Bazinis SR trigeris

            Dviejų stabilių būvių atminties ląste­lė tam­pa tri­ge­riu, kai joje sudaromi atskirti vie­nas nuo kito įėjimai ir išėjimai. Jei į sche­mą 5 paveiksle lygiagrečiai kiek­vie­nam tran­­­zis­toriui įjungsime dar po vieną tran­zis­to­rių, turintį bendrą kolekto­riaus apkrovą su ankstesniuoju tranzistoriumi, gausime ba­­zi­nio trigerio schemą, parodytą 7 pa­veiksle. Paprastai vienas tokio trigerio įėji­mas vadinamas nustatymo, arba įra­šymo, įėjimu (angl. – set), kitas – numetimo, arba ištrynimo, įėji­mu (angl. – reset). Pagal angliškųjų įėjimų pava­dinimų pirmąsias raides S ir R šis trigeris vadinamas SR trigeriu.

            Trigerių išėjimai paprastai žymimi raidėmis Q ir Q. Tiesioginiu trigerio išėji­mu Q laikomas tas išėjimas, kuriame gaunamas įėjimo S signalas. Sakoma, kad trigeris yra nustatytas į loginio 1 būvį, arba įrašytas (set), kai išėjimo Q loginis lygis yra aukštas: Q = 1. Trigeris yra nustatytas į 0 būvį, arba ištrintas (reset), kai Q = 0.

            Išnagrinėsime schemos, parodytos 7 paveiksle, veikimą. Tegul šios sche­mos įėjimas IN1 yra S įėjimas, o IN2 – R. Kadangi schema simetriška, įėjimus  galime pasirinkti laisvai, tačiau pasirinktų įėjimų signalus turi atitikti tik tam tikrų išėjimų signalai. Tarkime, kad signalai įėjimuose šitokie: S = 1, R = 0. Aukšta įėji­mo IN1 įtampa atidaro tranzistorių VT1 ir, nepriklausomai nuo to, atviras ar užda­ras VT2, sukuria žemą VT1 kolektoriaus įtampą. Šis žemas įtampos lygis uždaro tranzis­to­rių VT3. Žemas įėjimo IN2 loginis lygis R = 0 uždaro tranzistorių VT4. Jei ir VT3 ir VT4 uždari, jų kolektoriaus potencialas lygus maitinimo šaltinio įtampai. Tai esti aukštas įtampos ly­gis, kuris ati­da­ro tranzistorių VT2. Taigi įėjimų signalai  S = 1 ir R = 0 atidaro VT1 ir VT2 bei uždaro VT3 ir VT4: nustato žemą įėjimo IŠ1 įtampos lygį ir aukštą išėjimo IŠ2 įtampos lygį. Pagal anksčiau suformuluotą taisyk­lę, kad išėjimas Q yra tas išėjimas, kuriame pakar­to­jamas S įėjimo signalas, daro­me išvadą, kad SR trigeryje tiesio­gi­nis išėjimas Q yra išėjimas IŠ2, o inversinis išėjimas Q yra išėjimas IŠ1.

            Išnagrinėkime atvejį, kai po loginių signalų S = 1 ir R = 0, atidariusių tran­zis­torius VT1 ir VT2 bei uždariusių tranzistorius VT3 ir VT4, į bazinio SR trigerio schemą paduodami signa­lai S = 0 ir R = 0. Nors žemas įėjimo S įtampos lygis ir uždaro tranzistorių VT1, jo kolekto­riaus potencialas lieka žemas, nes VT2 yra atvi­ras – tai garantuoja aukšta uždarų tranzistorių VT3 ir VT4 kolektorių įtampa. Taip pat, jei įėjimo signa­lai S = 0 ir R = 0 patenka į trigerį po signalų S = 0 ir R = 1, tai tranzistoriai VT1 ir VT2 lieka uždari, o tranzistoriai VT3 ir VT4 – atviri. Tad galime daryti išva­dą, kad signalai S = 0 ir R = 0 nekeičia prieš tai buvusio trigerio būvio.

            Liko neaptartas paskutinysis įėjimo signalų rinkinys: S = 1 ir R = 1. Kol šie sig­nalai veikia, ir tranzistorius VT1, ir tranzistorius VT4 yra atviri, todėl išėjimuose Q ir Q gaunama žema įtampa. Nustojus veikti tiems įėjimo signalams, ma­žiau­sias įtampos ar srovės pokytis gali pervesti trigerį į vieną iš dviejų vienodai tikėtinų stabilių būvių: arba VT1 ir VT2 užsidaro, o VT3 ir VT4 lieka at­vi­ri, arba VT1 ir VT2 lieka atviri, o VT3 ir VT4 už­si­daro. Signalų rinkinys S = 1 ir R = 1 yra šiam tri­ge­riui draudžiamas, nes, pirma, kol šie signa­lai veikia, tol Q = Q = 0, o tai ne­ati­tin­ka trigerio apibrėžimo – trigeris nustoja buvęs tri­ge­riu. Antra, kai šie signalai bai­­gia­si, trigeryje nusistovi atsitiktinis iš anksto nenu­spė­jamas būvis. Išskyrus kai ku­riuos atvejus, tokia situacija nepriimtina nei trigeriuose, nei sche­mose su trige­riais.

            Sudarysime SR trigerio loginę schemą. Nesunku pastebėti, kad 7 pa­veiks­lo sche­mą sudaro du loginiai elementai 2ARBA-NE su kryžminiais grįžta­mai­siais ryšiais: kiekvieno loginio elemento išėjimas sujungtas su kito elemento įėjimu.

Trigerio tiesio­gi­nis išėjimas Q yra išėjimas to loginio ele­men­­to, į kurį ateina įėjimo signalas R. Inversinis trigerio išėjimas Q yra išėjimas to loginio elemento, į kurį ateina įėjimo signalas S. Taip sudaryta bazinio SR trigerio loginė schema pa­rody­­ta 8 paveiksle.

            Pažymėsi­me, kad sudarytoji sche­­ma, kaip ir kiek­vie­na loginė sche­ma, veikia nepriklausomai nuo loginio ele­men­­to atmainos: TRTL, TTL, nMOP, KMOP ar kitos. Pa­rink­­­toji logika tik apibrėžia trigerio parametrus: veikimo spar­tą, varto­jamą galią, atsparumą trikdžiams ir panašiai. Kadangi įvairių loginių elementų principinių schemų at­mai­nas ir jų savybes išsamiai nagrinėjome antrojoje knygos da­ly­je, tri­ge­rius ir trigerines schemas na­gri­nėsime tik sudarytų iš loginių ele­mentų loginių schemų arba dar labiau apibendrintų funkcinių schemų ly­gmeny­je. Pasta­rosios schemos sudaromos iš sudėtin­ges­nių už loginius elementus funkcinių mazgų.

            Aptarsime bazinio SR trigerio veikimą loginių elementų lygmenyje. Prieš tai prisi­minkite, kad "stiprusis" signalas, vienareikšmiškai nustatantis būvį loginio elemento ARBA (taip pat ir loginio elemento ARBA-NE) išėjime, yra loginis vie­ne­tas arba aukš­tas įtampos lygis. Vadinasi, kai loginės schemos įėjimuose yra sig­na­lų rinkinys S = 1 ir R = 0, signalas S = 1 vie­na­­­reikšmiškai nustato Q = 0. Sig­na­lai  R = 0 ir Q = 0 savo ruožtu nustato Q = 1.

            Įėjimo signalų rinkinys S = 1 ir R = 1  SR trigeriui yra draudžiamas, nes jis vienareikšmiškai nustato šio trigerio išėjimuose Q = Q = 0.

            8 paveiksle parodytas bazinis SR trigeris dar vadinamas baziniu ARBA-NE trigeriu, šitaip pabrėžiant, kad jis yra sudarytas iš loginių elementų ARBA-NE (angl. – basic S-R latch; S-R NOR latch arba NOR latch; čia pažymėsime, kad termi­nas trigger litera­tūroje anglų kalba beveik nevartojamas, elementarūs trigeriai daž­niau­siai vadinami latch – spąstais, sudėtingesni trigeriai – flip-flop).

            Du bazinio SR trigerio įėjimo signalų rinkiniai SR = 10 ir SR = 01 vadi­na­mi aktyviaisiais, arba nustatančiaisiais. Rinkinys SR = 10 nustato trigerio būvį Q = 1, rinkinys  SR = 01 – būvį  Q = 0. Įėjimo signalų rinkinys SR = 00 vadinamas pasy­viuoju, arba neutraliuoju, nes nekeičia prieš tai buvusio trigerio būvio. Tą patį gali­me sufor­mu­luoti ir kitaip: tik vienetas yra aktyvusis bazinio tri­gerio ARBA-NE įėji­mo signa­las. S = 1 nustato trige­rio būvį  Q = 1, R = 1 – būvį    Q = 1. Įėjimo signa­lų rinkinys SR = 11 baziniam SR trigeriui yra draudžiamas.

            Bazinio SR tri­ge­rio grafinis žymuo parodytas 10 pa­veiksle.

Bazinis ~S~R trigeris

            Žinome, kad nMOP arba KMOP loginiai ele­mentai ARBA-NE būna paprastesni už logi­nius elementus IR-NE. Todėl nMOP ir KMOP serijų mikroschemose pa­pras­tai naudojamas bazinis SR trigeris iš lo­gi­nių elementų ARBA-NE. TTL serijose paprastesni loginiai elementai IR-NE, todėl TTL serijų mikroschemose daž­niau nau­do­jamas bazinis ~S~R, arba bazinis IR-NE, trigeris (basic ~S~R latch, ~S~R NAND latch, NAND latch).

            Pritaikę de Morgano teoremą, 8 paveiksle paro­dy­­tą SR trigerio loginę schemą galime pakeisti schema, su­da­ryta iš loginių elementų 2IR-NE (9 pav.). Po kinta­mų­jų įėjime inversijos loginis elemen­tas 2ARBA-NE vykdo lo­gi­nę funkciją 2IR. Vadinasi, suda­rius schemą iš loginių elementų 2IR-NE, inversija bus atliekama ne tik sche­mos įėjimuose, bet ir jos išėjimuose – tai ir matyti 9 paveiksle.

            Loginių elementų IR ir IR-NE įėjime "stiprusis" sig­nalas, vie­­nareikš­miš­kai nustatantis būvį loginio elemento išėjime, yra nulis. Tai reiš­kia, kad ~S~R trigerio būvį nustato aktyvieji įėjimo signalų rinkiniai ~S~R = 01 ir ~S~R = 10. Įėjimo sig­nalas ~S = 0 (S = 1) nustato bazinio ~S~R trige­rio būvį  Q = 1, o signalas ~R = 0 (R = 1) – būvį Q = 1. Rin­ki­nys ~S~R = 11 yra pasyvusis, o ~S~R = 00 drau­džia­mas, nes tuomet  Q = Q = 1.

             Bazinio ~S~R trigerio žymuo parodytas 11 pa­veiksle.

            Abu bazinio trigerio variantai pasižymi panašiomis, bet ne visiškai vieno­do­mis savybėmis. Todėl analizuojant bet kurio sudė­tingo trigerio ypatybes, pirmiausia reikia išsiaiš­kinti, koks bazi­nis trigeris yra to trigerio pagrindas.

Bazinių trigerių aprašymas

            Trigerius galima aprašyti visaip. Vieni aprašymo būdai patogesni spren­džiant vieno tipo uždavinius, kiti – kitokius. Šiame poskyryje išmoksime aprašyti ba­­zi­nius trigerius beveik visais žinomais būdais ir aptarsime, kaip juos pasirinkti. Tai leis pasirinkti tinkamiausią sudėtingo trigerio ar trigerinės schemos aprašymo būdą.

Vėlinančiojo trigerio modelis

            Realaus trigerio išėjimo signalas vėluoja įėjimo signalų atžvilgiu. Tai gerai matyti sudarius papras­čiausią vėlinančio trigerio modelį. Šia­me modelyje visų šį tri­gerį sudaran­čių loginių elementų vėlinimas išreiškiamas vienu su­miniu vėlinimo laiku Dt, kuriuo vė­luoja pagrindinis trigerio išėjimo signalas Q.

1	2	3	4	5	6	7	8	9	10	11	12