_WELCOMETO Radioland

Главная Схемы Документация Студентам Программы Поиск Top50  
Поиск по сайту



Навигация
Главная
Схемы
Автоэлектроника
Акустика
Аудио
Измерения
Компьютеры
Питание
Прог. устройства
Радио
Радиошпионаж
Телевидение
Телефония
Цифр. электроника
Другие
Добавить
Документация
Микросхемы
Транзисторы
Прочее
Файлы
Утилиты
Радиолюб. расчеты
Программирование
Другое
Студентам
Рефераты
Курсовые
Дипломы
Информация
Поиск по сайту
Самое популярное
Карта сайта
Обратная связь

Знакомства в Ужуре бесплатныи саи Знакомств.
Студентам


Студентам > Курсовые > Вычислительные системы и микропроцессорная техника

Вычислительные системы и микропроцессорная техника

Страница: 1/11

Содержание

1.   Анализ задания -                                               2

2.   Комбинационный вариант -                              2

3.   Алгоритм работы устройства -                         4

4.   Микропрограмма -                                            5

5.   Управляющий автомат с жесткой логикой -    5

6.   Управляющий автомат с МПУ -                       8

7.   Выбор элементной базы -                                 10

8.   Составление программы -                                 12

Задание

ВАРИАНТ №17

         Задается входной код D{1:32}. Спроектировать вычислитель, который определяет номер разряда самой первой и самой последней единиц, стоящих между нулями. Предусмотреть реакцию проектируемого устройства в случае отсутствия таких сигналов.

Анализ и уточнение задания

·Так как входной код - тридцатидвухразрядный, то для получения интересующей нас информации необходимо два выходных шестиразрядных кода. Реакцией устройства в случае отсутствия интересующих нас кодовых комбинаций будет значение первого и второго выходных кодов соответственно:

Очевидно, что в тридцатидвухразрядном коде единица, стоящая между двумя нулями ни при каких обстоятельствах не может находится ни в первом ни в тридцать втором разряде кода.

·Тактовая синхронизация будет осуществляться внешним генератором тактовых импульсов с частотой 20 МГц

·По окончании обработки входного кода должен вырабатываться специальный сигнал, позволяющий следующему устройству считать выходные данные с проектируемого устройства.

·Обобщенная функциональная схема проектируемого устройства может быть представлена в следующем виде:

 

 

 

                                               D{1:32}                                     B{1:6}

                   F             C{1:6}

                                 СТРОБ

                                                                                                                УСЧИТ

 

 

Рисунок 1

Обобщенная функциональная схема устройства

Комбинационный вариант устройства

Функциональная схема комбинационного устройства, осуществляющего параллельную обработку входного кода представлена на рисунке 2. Входной код D{1:32} разбивается на пересекающиеся элементы по три разряда: D’{1:3}, D’{2:4},...D’{30:32}. Крайние разряды D’ проходят через инверторы DD1, DD3, DD4, DD6, DD7, DD9,...DD88, DD90. Проинвертированные крайние разряды вместе с центральным разрядом элемента поступают на логическую схему И, на выходе которой в случае если D{i-1, i, i+1}=010 сформируется высокий логический уровень напряжения, приводящий в действие соответствующий элемент индикации на внешней панели устройства. При визуальном контроле внешней панели устройства по расположению работающих элементов индикации можно определить номер разряда первой и последней единиц, стоящих между нулями.

Для реализации данной схемы  потребуется 20 микросхем 1533ЛН1 (6 логических элементов НЕ), 10 - КР1533 (3 элемента 3И), 4 - КР531ЛЕ7 (2 элемента 5 ИЛИ-НЕ), 1 - 1533ЛИ6 (2 элемента 4И), 1 - 1533ЛИ1 (4 элемента 2И).

Основным недостатком данной схемы является невозможность дальнейшей обработки выходной информации.

 

НАЧАЛО

 

                                    НЕТ

СТРОБ

 

 

РЕГ В {1:32}=D{1:32}

РЕГ А{1:32}=РЕГ В{1:32}

СЧЕТ Ц1=2

 

 

ДА

РЕГ А{1}=0 & РЕГ А{2}=1 & РЕГ А{3}=0

 

 

                                                              НЕТ

 

РЕГ А{1:32}=РЕГ А{2:32}.0

СЧЕТ Ц1=СЧЕТ Ц1 +1

 

                        НЕТ

СЧЕТ Ц1=32

 

                                                                 ДА

 

 

РЕГ А{1:32}=РЕГ В{1:32}

СЧЕТ Ц2=31

 

 

 

 

ДА

      РЕГ А{32}=0 & РЕГ А{31}=1 & РЕГ А{30}=0

 

 

 

                                                               НЕТ