Цветная стереотелевизионная камера

Импульсы XSH1 и XSH2, подаваемые на ножки 1 и 48 соответственно, служат в качестве напряжения выборки-хранения при черно-белом сигнале. Импульсы CLP1-CLP4 подаются на все микросхемы видеотракта (кроме CXL1517N (D13)) для восстановления уровня черного в видеосигнале.

В микросхеме CXA1390AR задействована система подавления цветности, которая срабатывает при попадании в кадр объектов, имеющих чрезмерную яркость. Полученный в итоге сигнал коррекции CS поступает на выход микросхемы (ножка 10). Уровень этого сигнала поддерживается с помощью конденсатора С38 и может регулироваться подборочным резистором R18.

Также в этой микросхеме предусмотрена система автоматической регулировки уровня (АРУ (AGC)) сигнала. Максимальная величина амплитуды видеосигнала, до которой будет срабатывать схема AGС, устанавливается подборочным резистором R16. Чувствительность AGC по сигналу коррекции CS устанавливается подборочным резистором R24.

Широкополосный сигнал яркости YH, получаемый в микросхеме CXA1390AR, поступает на выход этой микросхемы (ножка 3).

Полученные в результате предварительного разделения цветности сигналы S1 и S2 поступают через выходы микросхемы CXA1390AR (ножки 4 и 5 соответственно) на входы видеопроцессора (микросхема CXA1391R (D14)), туда же поступает через разделительный конденсатор С93 сигнал коррекции SH и сигнал YH, который предварительно задерживается на длительность t, подбираемую при настройке, и проходит через фильтр нижних частот (ФНЧ (LPF), расчет которого будет приведен далее). Входными ножками для этих сигналов являются соответственно 49, 48, 16 и 64 ножки.

Из сигналов S1 и S2 методами, описанными в разработке функциональной схемы, получают два цветоразностных сигнала R-Y и B-Y. Необходимыми элементами для тих преобразований являются три линии задержки на одну строку, которые построены на отдельной микросхеме CXL1517N. Задерживаются: сигнал цветности C0, узкополосный сигнал яркости Y0 и он же задерживается еще на одну строку (Y1). Задержанные сигналы с выходов микросхемы CXL1517N (ножки 9, 11 и 14) проходят через эмиттерные повторители (ЭП), собранные на транзисторах BC205B, которые усиливают их по току и одновременно являются согласующими элементами (расчет ЭП будет приведен далее).

Необходимым управляющим сигналом является импульсный сигнал ID, двойной строчной частоты, который поступает на ножку 41 с тимминг-генератора.

Широкополосный сигнал яркости YH2 задействован в схеме горизонтальной апертурной коррекции HAP, которая находится в микросхеме CXA1592R (D24). Для образования сигнала YH2 необходимым элементом является линия задержки на одну строку, которая вынесена за пределы видеопроцессора. Линией задержки может быть, например, микросхема CXL5504 или любая линия задержки, аналогичная ей. Сигнал YH подается с ножки 4 на линию задержки, а затем пропускается через ФНЧ и возвращается в видеопроцессор на ножку 2. В результате полученные сигналы YH1 и YH2, который был образован в результате суммирования YH и YH1, подаются на выходы ножки 5 и 6 соответственно.

Сигнал подавления цветности CS, который был просуммирован с сигналом VAP, полученным на выходе схемы вертикальной апертурной коррекции в видеопроцессоре, поступает на выход (ножка 24).

Видеопроцессор содержит управляемые линии задержки. Потенциометром R35 можно регулировать время задержки сигналов С0 (цветности) и Y0 (узкополосного сигнала яркости). Потенциометром R36 регулируется время задержки сигналов основных цветов R, G и B и сигнала подавления цветности.

Ниже приведена таблица с указанием подборочных резисторов и функций, выполняемых ими.

Таблица 5.1.

Выходные сигналы R-Y и B-Y с ножек 19 и 20 видеопроцессора через разделительные конденсаторы C102 и С103 поступают на выходной сумматор, который коммутирует сигналы цветности и яркости с двух видеотрактов в один стереоканал. Сумматор построен на микросхемах CD4052 (D25 и D26). Цветоразностные сигналы R-Y и B-Y подаются на входные ножки микросхемы D26, 14 и 11 соответственно. Коммутация сигналов в сумматоре осуществляется с помощью импульсов управления частотой 50 Гц, которые поступают на управляющий вход SEC (ножки 10) с синхрогенератора, при этом второй управляющий вход оставлен открытым.

С выхода сумматора (ножки 3 и 13) сигналы R-Y и B-Y подаются на ножки 3 оконечных усилителей, собранных на микросхемах AD8041 (D16-D17). Усилители охвачены 100-процентной отрицательной обратной связью (ООС). С выходов усилителей через разделительные конденсаторы С67, С68 и согласующие сопротивления R44 и R45 сигналы R-Y и B-Y подаются на контакты 2 и 3 выходного разъема X2. Резисторы R43, R44, R45 являются согласующими с выходными цепями, которые по заданию на дипломный проект имеют сопротивление R = 75 Ом. Соответственно, и эти резисторы имеют сопротивление 75 Ом.

Сигнал YH2 с выхода микросхемы D14 подается через резистор R114 на входы микросхемы D24, которая является кодером PAL (ножки 33 и 35). Причем на 35-ю ножку сигнал YH2 подается с задержкой на 100 нс, необходимой для схемы горизонтальной апертурной коррекции HAP (располагающийся внутри микросхемы D24).

Сигнал YH1 подается на вход микросхемы D24 (ножка 40) так же с задержкой на 100 нс, чтобы не произошло рассогласования во времени с сигналом YH2.

Сигналы YH1 и YH2, прошедший через схему HAP, суммируются в кодере, где к ним также замешивается сигнал VAP, и в полученный в итоге сигнал замешиваются все необходимые синхроимпульсы. Суммирования с сигналами цветности не происходит из-за их отсутствия в кодере, поэтому на выходе микросхемы D24 (ножка 22) получается компонентный яркостный сигнал Y. Этот сигнал, как и цветоразностный, поступает на сумматор (микросхема D25, ножка 14), где суммируется с сигналом яркости второго видеотракта и затем подается на оконечный усилитель (D15), где усиливается до амплитуды 1 В. С выхода оконечного усилителя (ножка 6) через разделительный конденсатор С66 и согласующий резистор R43 сигнал яркости подается на контакт 1 выходного разъема X2.

Сигнал подавления цветности CS заводится на вход микросхемы D24, ножка 15, но не используется, поскольку цветоразностные сигналы на микросхему D24 не заводятся.

Рассмотрим теперь цепи сигналов синхронизации, о которых не упоминалось ранее. Сначала будут рассмотрены сигналы тимминг-генератора (микросхема D10), а затем синхрогенератора (микросхема D18).

Задающий генератор собран на кварцевом резонаторе ZQ1 и входных цепях тимминг-генератора. Частота задающего генератора выбирается из расчета удвоенной стандартной и равна 56,75 МГц. Сигнал этой частоты подается на 64-ю ножку тимминг-генератора.

С ножки 22 импульсы сброса RG подаются через горизонтальные драйверы на ПЗС матрицы. Туда же подаются импульсы H1, H2, LH1, необходимые для работы ПЗС матрицы, с ножек 26, 27 и 23 соответственно.

С ножек 31, 30, 32, 33, 34 и 35 на ПЗС матрицы через электронный коммутатор и вертикальные драйверы подаются импульсы XV1, XV2, XSG1, XV3, XSG2, XV4 соответственно.

Некоторые управляющие импульсы, как, например, BFG, XCK, CK и другие, могут быть заведены на соответствующие схемы, где они используются, но сами эти схемы не задействованы в работе телекамеры. Это обусловлено возможностью модернизации телекамеры в дальнейшем.

Синхрогенератор собран на микросхеме CXD1159Q. На его входы (ножки 22 и 23) поступает частота задающего генератора (с ножки 63 микросхемы D10), из которой формируются синхроимпульсы частотой 50 Гц (SYNC), снимающиеся с ножки 17. На вход CLK1 (ножка 6) поступает частота 28,375 МГц с тимминг-генератора (ножка 57), из которой формируются задающие импульсы HD и VD, а также и некоторые импульсы для схем формирования окна и кодера PAL.

5.1. Расчет делителей напряжения.

В телекамере широко применяются делители напряжения. При расчете делителей напряжения мы предполагаем, что все они будут идентичны и рассчитаны на выходное напряжение Uвых = 3 В при входном Uвх = 5 В.

Расчет производится по формуле делителя напряжения:

Uвых = Uвх (R2 / (R1 + R2))

В итоге получаем соотношение резисторов в делителе:

R1 = 4 кОм

R2 = 6 кОм

5.2. Расчет эмиттерного повторителя (ЭП).

В качестве согласующих элементов после линии задержек в микросхемах D13, D19 используются эмиттерные повторители.

Принципиальная схема эмиттерного повторителя приведена на рис. 5.25.

Принципиальная схема эмиттерного повторителя.

1	2	3	4	5	6	7	8	9	10	11	12