Шина Intel ISA

другими владельцами шины. Цикл передачи ПДП проходит в ответ на разрешение линии DREQ*. Размер данных должен соответствовать каналам ПДП; каналы 0-3 определяют передачи по 8 бит, а каналы 5-7 определяют передачи по 16 бит. MCS16* и IOCS16* игнорируют ся контроллером ПДП, но MCS16* используется устройством обмена байтов. SRDY* также игнорируется, так как цикл доступа типа сос тояние ожидания 0 не поддерживает циклы передачи ПДП.

Циклы передач ПДП производятся только между памятью и ре сурсом ввода/вывода. Адресные линии управляются контроллером ПДП и содержат адрес ресурса памяти, имеющийся адрес не относится к ресурсу ввода/вывода. Текущая передача является по характеру обменом; источник данных помещает данные на шину, в это же вре мя потребитель данных принимает данные. Линии команд чтения и записи разрешаются, как пара, содержащая соответствующее управ ление данными для источника и потребителя. Линия команды чтения разрешается ранее команды записи для исключения встречного включения буферов данных двух ресурсов.

Ресурс запрашивает передачу ПДП разрешением линии DRQ* в соответствующем канале. Если главный процессор - владелец шины, тогда контроллер ПДП будет осуществлять захват шины. Контроллер ПДП уведомляет ресурс ввода/вывода, что он участвует в передаче ПДП разрешением соответствующей линии DACK*. В этом случае ад ресные линии предназначены для ресурса памяти; ресурс ввода/вы вода должен обеспечить данными или принимать данные вполне ос новываясь на IOWC*, IORC* и DACK*.

1	2	3	4	5	6	7	8

Copyright © Radioland. Все права защищены.
Дата публикации: 2004-09-01 (0 Прочтено)