_WELCOMETO Radioland

Главная Схемы Документация Студентам Программы Поиск Top50  
Поиск по сайту



Навигация
Главная
Схемы
Автоэлектроника
Акустика
Аудио
Измерения
Компьютеры
Питание
Прог. устройства
Радио
Радиошпионаж
Телевидение
Телефония
Цифр. электроника
Другие
Добавить
Документация
Микросхемы
Транзисторы
Прочее
Файлы
Утилиты
Радиолюб. расчеты
Программирование
Другое
Студентам
Рефераты
Курсовые
Дипломы
Информация
Поиск по сайту
Самое популярное
Карта сайта
Обратная связь

Студентам


Студентам > Рефераты > 80286 процессор

80286 процессор

Страница: 1/4

ВВЕДЕНИЕ

     Успехи новой  технологии привели к широкому распространению персональных компьютеров,  позволяющих решать задачи,  требующие весьма больших вычислений.  Типичным и наиболее распространенным представителем таких  мощных  "персоналок"  является   компьютер PC/AT производства фирмы IBM. Этот компьютер разработан на осно- ве процессора 80286 фирмы INTEL,  представляющего сейчас один из наиболее мощных  шестнадцатиразрядных микропроцессоров,  хотя за последнее время появились более производительные  процессоры,  и 80286 был снят с производства в ведущих странах.  Но стоит оста- новиться на рассмотрении этого процессора и построенных  на  его основе  системах,  т.к.  на  их примере нагляднее всего получить представление о новом классе машин - серии AT.

     В данной работе рассмотрены основные данные и сравнительные характеристики на примере самой ранней моделе компьютера- на отдельных логических ИМС и некоторых БИС, без применения микросхем сверхвысокой степени интеграции и специальных ПЛИС и ПЛМ, на основе которых создаются компьютеры сегодня. Рассматривается центральный процессор с самой низкой тактовой астотой для 80286 чипов- 6 Мгц.

ФУНКЦИОНИРОВАНИЕ МИКРОКОМПЬЮТЕРОВ С ШИННОЙ ОРГАНИЗАЦИЕЙ

     Шины микрокомпьютера  образует группа линий передачи сигналов с адресной информацией,  данных,  а также управляющих сигналов. Фактически  ее можно разделить на три части: адресную шину, шину данных и шину управляющих сигналов.

     Уровни этих  сигналов  в  данный  момент времени определяют состояние системы в этот момент.

     На рис.  1 изображены синхрогенератор 82284, микропроцессор 80286 и шинный контроллер 82288.  Кроме того, показаны три шины: адреса, данных и управляющих сигналов.

     Синхрогенератор генерирует тактовый сигнал CLK для  синхронизации внутреннего функционирования процессора и других микросхем. Сигнал RESET производит сброс процессора в начальное состояние. Это состояние показано на рисунке упрощенно. Сигнал –READY также формируется с помощью  синхрогенератора.  Он  предназначен для удлинения  циклов при работе с медленными периферийными устройствами.

     На адресную  шину,  состоящую  из 24 линий,  микропроцессор выставляет адрес байта или слова,  который будет пересылаться по шине данных в процессор или из него. Кроме того, шина адреса используется микропроцессором для  указания  адресов  периферийных портов, с которыми производится обмен данными.

     Шина данных состоит из 16 линий.  по которым возможна передача как отдельных байтов. так и двухбайтовых слов. При пересылке байтов возможна передача и по старшим 8 линиям, и по младшим. Шина данных двунаправленна, так как передача байтов и слов может производится как в микропроцессор, так и из него.

     Шина управления формируется сигналами,  поступающими непосредственно от микропроцессора, сигналами от шинного контроллера, а также сигналами, идущими к микропроцессору от других микросхем и периферийных адаптеров.

     Микропроцессор использует  шинный контроллер для формирования управляющих сигналов,  определяющих перенос данных по  шине. Он выставляет три сигнала -SO,  -SI,  M/-IO,  которые определяют тип цикла шины (подтверждение прерывания, чтение порта ввода/вывода,  останов,  чтение памяти,  запись в память).  На основании значений этих сигналов шинный контроллер  формирует  управляющие сигналы, контролирующие динамику данного типа шины.

     Для того, чтобы понять динамику работы, разберем, каким образом  осуществляется процессором чтение слов из оперативной памяти.  Это происходит в течение 4 тактов CLK,  или  2  состояний процессора  (т.е.  каждое  состояние  процессора  длится 2 такта синхросигнала CLK).  Во время первого состояния,  обозначаемого, как  Т 4s 0,  процессор выставляет на адресную шину значение адреса, по которому будет читаться слово.  Кроме того,  он формирует  на

шине  совместно  с шинным контроллером сооответствующие значения управляющих сигналов.  Эти сигналы и адрес обрабатываются схемой управления памятью, в результате чего, начиная с середины второго состояния процессора Т 4c 0 (т.е. в начале четвертого такта CLK), на шине данных появляется значение  содержимого соответствующего слова из оперативной памяти. И наконец, процессор считывает значение  этого слова с шины данных.  На этом перенос (копирование) значения слова из памяти в процессор заканчивается.

     Таким образом,  если частота кварцевого генератора, определяющая частоту CLK,  равна 20 МГц,  то  максимальная  пропускная способность шины  данных  равна (20/4) миллионов слов в секунду, или 10 В/сек. Реальная пропускная способность существенно ниже.

ОРГАНИЗАЦИЯ СИСТЕМЫ ШИН L,X,S и M

     На самом деле,  в реальном компьютере имеется  не  одна,  а несколько шин (рис.  2).  Основных шин всего три, а обозначаются они как L- шина,  S- шина, X- шина. Нами ране рассматривалась Lшина. Можно ввести понятие удаленности шины от процессора,  считая, что чем больше буферов отделяют шину, тем она более удалена от процессора.

     Основной шиной, связывающей компьютер в единое целое, является S-  шина.  Именно  она  выведена на 8 специальных разъемовслотов. Эти слоты хорошо видны на системной плате компьютера.  В них стоят платы периферийных адаптеров.

     Линии адреса, идущие от микропроцессора, образуют так называемую L-  шину.  Для  передачи  этого адреса на S- шину имеются специальные буферные регистры- защелки. Эти регистры- защелки не только передают адрес с L- шины на S- шину, но так же разъединяют их в случае  необходимости.  Такая  необходимость  возникает, например, когда  осуществляется  прямой доступ к памяти.  В ютом случае на S- шину выставляют контроллер прямого доступа 8237А  и так называемые  страничные  регистры.  Они подключены к X- шине, которая так же через буферные регистры соединена с системной  Sшиной. Таким образом,  наличие трех шин позволяет выставлять адреса на системную шину различным микросхемам.

     Все микросхемы на системной плате,  кроме процессора и сопроцессора, подключены к X-  шине,  в  которой  имеется  адресная часть (XА- шина),  линия данных (XD- шина) и управляющие сигналы (XCTRL- шина).  Поэтому они отделены от процессора двумя буферами: между L- и S- шинами и между S- и X- шинами.

     Кроме этих трех шин в компьютере имеется M- шина,  предназ наченная для  отделения системной S- шины от оперативной памяти.

РЕГИСТРЫ ПРОЦЕССОРА 80286

     Набор регистров процессора 80286 представляет собой строгое расширение набора регистров 8086,  который имел 14 регистров.  В процессоре 80286 появились дополнительно еще 5 новых  регистров, в результате чего их общее число увеличилось до 19.      Далее рассматриваются так  называемые  "видимые"  регистры, содержимое  которых можно либо прочитать,  либо изменить прораммным способом.  Отметим, что в процессоре имеются "невидимые регистры", хранящие  различную  информацию для работы процессора и ускоряющие его работу.  Регистры представлены на рисунке ("невидимые" изображены одинарной линией).

 

                                                  ╔════╦════╗

                                               AX ║ AH ║ AH ║

                                                  ╠════╬════╣

                                               BX ║ BH ║ BL ║

                                                  ╠════╬════╣

                                               CX ║ CH ║ CL ║

                                                  ╟════╬════╣

                                               DX ║ DH ║ DL ║

                                                  ╚════╩════╝

                                                  ╔═════════╗

                                                  ║   SP    ║

                                                  ╠═════════╣

                                                  ║   BP    ║

                                                  ╠═════════╣

                                                  ║   SI    ║

                                                  ╠═════════╣

┌───────────────┬─────────────┬───────────────┐   ║   DI    ║

│Права доступа к│Базовый адрес│Размер сегмента│   ╚═════════╝

│ сегменту CS   │ сегмента CS │      CS       │   ╔═════════╗

├───────────────┼─────────────┼───────────────┤   ║   CS    ║

│Права доступа к│Базовый адрес│Размер сегмента│   ╠═════════╣

│ сегменту DS   │ сегмента DS │      DS       │   ║   DS    ║

├───────────────┼─────────────┼───────────────┤   ╠═════════╣

│Права доступа к│Базовый адрес│Размер сегмента│   ║   SS    ║

│  сегменту SS  │  сегмента SS│       SS      │   ╠═════════╣

├───────────────┼─────────────┼───────────────┤   ║   ES    ║

│Права доступа к│Базовый адрес│Размер сегмента│   ╚═════════╝

│  сегменту ES  │ сегмента ES │      ES       │   ╔═════════╗

└───────────────┴─────────────┴───────────────┘   ║   IP    ║

                                                  ╚═════════╝

                                                  ╔═════════╗

                                                  ║    F    ║

                                                  ╚═════════╝