Методичка для курсового проектирования по ПТЦА

наиболее длинные цепи, общие для ОА и УА, до длины цепей кон-

вейерного варианта.

┌──────────────────────────────────┐           ──┬──────────┬

│      ╔══════════════════════════╗│    ROM_0  A'│ Y  H  A e│

│      ║ ┌────┐                   ║│           ──┼──────────┼

│      ║ │ROM ╞═╬A                ║│           0 │m1  0  4 0│

│      ║ │    ├─╫e                ║│           1 │m0  1  1 x│

│      ╠>╡    ╞═╬Y  ┌───┐   ┌┬──┬┐║│           2 │m0  2  3 x│

│      ║ │    ╞═╬H  │MUX│   ││RG│╞╝│           3 │m5  1  3 x│

│      ║ │ 0  │ ╚══>╡0  │   ││  │├─┘e'         4 │m2  1  1 x│

│    A'║ ├────┤     │   │   ││  ││             ──┴──────────┘

│      ║ │ROM ╞═╬A  │   ╞══>╡│  │╞══>Y'        ──┬──────────┬

│ ┌───┐║ │    │ ╠══>╡1  │   ││  ││      ROM_1  A'│ Y  H  A e│

│ │MUX│╚>╡    ├─╫e  │А  │  C││  │╞╗H'          ──┼──────────┼

└>┤0  │  │    ╞═╬Y  └A──┘ ─/┴┴──┴┘║            0 │m4  1  2 x│

a>┤1  │  │ 1  ╞═╬H   │            ║            1 │m3  0  0 1│

b>┤2  │  └────┘      │            ║            2 │m1  0  4 0│

  │А  ├──────────────┘            ║            3 │m3  0  0 1│

  └A──┘                           ║            ──┴──────────┴

   ╚══════════════════════════════╝

     Способ адресации, по существу, такой же, как и в  преды-

дущей схеме. Только в рассматриваемой  схеме  входной  сигнал

управляет выбором одного из двух блоков ПЗУ (можно  интерпре-

тировать этот сигнал как старший разряд адреса).

                СХЕМА С РЕГУЛЯРНОЙ АДРЕСАЦИЕЙ

             ┌───┐  ┌──┐    0W- +1

             │MUX├─>┤M2├──┐ 1W- загрузка

          0─>┤0  │┌>┤  │ ─V┬┬──┬┐  ┌───┐ Y

          a─>┤1  ││ └──┘  W││CT││  │ROM╞══>

          b─>┤2  ││        ││  ││  │   │H

             │   ││        ││  ││A │   ╞════╗

             │А  ││    ╔══>╡│  │╞═>╡   │e   ║

             └A──┘│    ║   ││  ││  │   ├──┐ ║

              ║   │    ║  C││  ││  │   ╞═╗│ ║

              ║   │    ║ ─/┴┴──┴┘  └───┘S║│ ║

              ║   │    ╚═════════════════╝│ ║

              ║   └───────────────────────┘ ║

              ╚═════════════════════════════╝

     В этой схеме при разветвлении процесса  вычислений  пара

альтернативных адресов получается следующим образом: один ад-

рес всегда на единицу больше, чем текущий (  т.е.  изменяется

"регулярным" образом ), второй адрес - произвольный и  содер-

жится вместе с микрокомандой в микроинструкции.

     Элементом, "вычисляющим" адрес, является счетчмк, управ-

ляемый сигналом, являющимся входным  для  УА.  При  различных

значениях входного сигнала счетчик выполняет две функции: ли-

бо прибавляет единицу к значению, которое хранилось в счетчи-

ке и являлось текущим адресом, либо загружается значением ад-

реса из управляющей памяти.

      В схему введен элемент  М2,  позволяющий  инвертировать

значение входного сигнала, что облегчает распределение микро-

инструкций по ячейкам управляющей памяти.

                     Адрес

n1 { m1 }         -- 0                        A │ Y  H  e  S│

                                              ──┼───────────┤

n2 { m2 }         -- 1                        0 │m1  x  x  1│

                                                │           │

   <<GO(a;d1,n3)>>                            1 │m2  1  0  3│

                                                │           │

d1 { m0 }         -- 2                        2 │m0  1  1  2│

                                                │           │

   <<GO(a;d1,n3)>>                            3 │m3  x  x  4│

                                                │           │

n3 { m3 }         -- 3                        4 │m4  1  0  0│

                                                │           │

n4 { m4 }         -- 4                        5 │m0  2  0  3│

                                                │           │

   <<GO(a;d2,n1)>>                            6 │m5  1  1  6│

                                                │           │

d2 { m0 }         -- 5                        7 │m0  0  1  3│

                                              ──┴───────────┘

   <<GO(b;n5,n3)>>

n5 { m5 }         -- 6

   <<GO(a;n5,n3)>>

     В схеме для конвейерного варианта  взаимодействия  регу-

лярное изменение адреса приходится организовывать так,  чтобы

не увеличивать число мест конвейера.

        ╔══════════════════════════════╗

        ║╔═════════════════════╗       ║

        ║║         ┌┬──┬┐ ┌───┐║ ┌───┐S║

        ║║  ┌───┐  ││RG││ │MUX│║ │ROM╞═╝

        ║╚═>╡INC╞═>╡│  │╞>╡0  │║ │   │Y  ┌┬──┬┐Y'

        ║   └───┘ C││  ││ │   │║ │   ╞══>╡│RG│╞══>

        ║        ─/┴┴──┴┘ │   ╞╩>╡   │   ││  ││

        ║        ─/┬┬──┬┐ │   │A │   │H  ││  ││H'

        ║         C││RG││ │   │  │   ╞══>╡│  │╞══╗

        ╚═════════>╡│  │╞>╡1  │  │   │e  ││  ││e'║

                   ││  ││ │А  │  │   ├──>┤│  │├┐ ║

            ┌───┐  └┴──┴┘ └A──┘  └───┘ ─/┴┴──┴┘│ ║

            │MUX│  ┌──┐    │            C      │ ║

         0─>┤0  ├─>┤M2├────┘                   │ ║

         a─>┤1  │┌>┤  │                        │ ║

         b─>┤2  ││ └──┘                        │ ║

            │А  ││                             │ ║

            └A──┘└─────────────────────────────┘ ║

             ╚═══════════════════════════════════╝

              СХЕМА С ЕСТЕСТВЕННОЙ АДРЕСАЦИЕЙ И

         СОВМЕЩЕННЫМ НАЗНАЧЕНИЕМ РАЗРЯДОВ ЯЧЕЙКИ ПЗУ

╔════════════════════════════╗    C

║╔═══════════════════╗       ║   ─/┬┬──┬┐H'

║║       ┌┬──┬┐ ┌───┐║ ┌───┐ ║ ╔══>╡│RG│╞══╗

║║ ┌───┐ ││RG││ │MUX│║ │ROM│ ║ ║ ┌>┤│  │├─┐║

║╚>╡INC╞>╡│  │╞>╡0  │║ │   │S║H║e│ └┴──┴┘ │║

║  └───┘C││  ││ │   │║ │   │ ║ ║ │ ┌┬──┬┐Y│║  для RG"Y"

║      ─/┴┴──┴┘ │   ╞╩>╡   ▐██████>╡│RG│╞>│║

║      ─/┬┬──┬┐ │   │A │   │    w c││  ││ │║  0w-загрузка

1	2	3	4	5